掃一掃
關(guān)注中圖網(wǎng)
官方微博
本類五星書(shū)更多>
-
>
全國(guó)計(jì)算機(jī)等級(jí)考試最新真考題庫(kù)模擬考場(chǎng)及詳解·二級(jí)MSOffice高級(jí)應(yīng)用
-
>
決戰(zhàn)行測(cè)5000題(言語(yǔ)理解與表達(dá))
-
>
軟件性能測(cè)試.分析與調(diào)優(yōu)實(shí)踐之路
-
>
第一行代碼Android
-
>
JAVA持續(xù)交付
-
>
EXCEL最強(qiáng)教科書(shū)(完全版)(全彩印刷)
-
>
深度學(xué)習(xí)
中圖價(jià):¥24.4
加入購(gòu)物車(chē)
FPGA開(kāi)發(fā)與應(yīng)用 版權(quán)信息
- ISBN：9787302236566
- 條形碼：9787302236566 ; 978-7-302-23656-6
- 裝幀：暫無(wú)
- 冊(cè)數(shù)：暫無(wú)
- 重量：暫無(wú)
- 所屬分類：>
FPGA開(kāi)發(fā)與應(yīng)用 本書(shū)特色
《FPGA開(kāi)發(fā)與應(yīng)用》：易學(xué)、易懂、易上手，覆蓋了模擬電子技術(shù)基礎(chǔ)、數(shù)字電子技術(shù)基礎(chǔ)、FPGA基本知識(shí)，采用了大量綜合性電子電路小系統(tǒng)設(shè)計(jì)實(shí)例。從興趣到提高再到創(chuàng)新，不斷循環(huán)往復(fù)，使學(xué)生的實(shí)踐創(chuàng)新能力不斷得到提高。設(shè)計(jì)實(shí)例由淺入深，經(jīng)過(guò)實(shí)驗(yàn)檢驗(yàn)，可以作為電子設(shè)計(jì)競(jìng)賽賽前訓(xùn)練題目，也可以作為電子電路課程設(shè)計(jì)參考題目。
FPGA開(kāi)發(fā)與應(yīng)用 目錄
第1章 FPGA及其硬件描述語(yǔ)言VHDL 11.1 FPGA簡(jiǎn)介 11.2 VHDL程序的特點(diǎn) 11.3 VHDL程序的基本結(jié)構(gòu) 21.3.1 庫(kù)說(shuō)明 31.3.2 實(shí)體說(shuō)明 41.3.3 結(jié)構(gòu)體說(shuō)明 51.4 VHDL的數(shù)據(jù) 51.4.1 基本標(biāo)識(shí)符 51.4.2 數(shù)據(jù)對(duì)象 61.4.3 數(shù)據(jù)類型 71.5 VHDL的表達(dá)式 101.5.1 邏輯運(yùn)算符 101.5.2 算術(shù)運(yùn)算符 101.5.3 關(guān)系運(yùn)算符 111.5.4 并置運(yùn)算符 121.5.5 操作符的運(yùn)算優(yōu)先級(jí) 12第2章 VHDL的順序描述語(yǔ)句 142.1 信號(hào)賦值語(yǔ)句和變量賦值語(yǔ)句 142.2 if語(yǔ)句 142.3 case語(yǔ)句 172.4 for loop 循環(huán)語(yǔ)句 192.5 null語(yǔ)句 20第3章 VHDL的并行描述語(yǔ)句 223.1 進(jìn)程語(yǔ)句 223.1.1 進(jìn)程語(yǔ)句的敏感信號(hào)表 223.1.2 進(jìn)程語(yǔ)句的啟動(dòng) 233.1.3 進(jìn)程語(yǔ)句的同步 233.2 并發(fā)信號(hào)賦值語(yǔ)句 253.3 條件信號(hào)賦值語(yǔ)句 263.4 選擇信號(hào)賦值語(yǔ)句 283.5 元件例化語(yǔ)句 303.6 生成語(yǔ)句 33第4章 VHDL中時(shí)鐘信號(hào)及復(fù)位信號(hào)的描述方法 374.1 時(shí)鐘信號(hào)的VHDL描述方法 374.1.1 時(shí)鐘邊沿的描述 374.1.2 時(shí)序電路中的進(jìn)程敏感信號(hào) 384.2 時(shí)序電路中復(fù)位信號(hào)的VHDL描述方法 394.2.1 同步復(fù)位 394.2.2 異步復(fù)位 40第5章 用VHDL設(shè)計(jì)有限狀態(tài)機(jī) 415.1 有限狀態(tài)機(jī)的基本概念 415.2 Moore型有限狀態(tài)機(jī)的設(shè)計(jì)實(shí)例 425.2.1 存儲(chǔ)控制器的三進(jìn)程描述方式 435.2.2 存儲(chǔ)控制器的單進(jìn)程描述方式 455.2.3 存儲(chǔ)控制器的雙進(jìn)程描述方式 46第6章 FPGA的應(yīng)用軟件MAX+plus II的使用方法 486.1 編程存儲(chǔ)及編譯 486.2 指定器件及編譯 516.3 指定器件管腳及編譯 516.4 下載 526.5 存儲(chǔ)及編譯圖形描述 536.6 仿真 55第7章 FPGA數(shù)字電路設(shè)計(jì)實(shí)例 597.1 門(mén)電路的FPGA設(shè)計(jì) 597.1.1 與非門(mén)電路 597.1.2 二輸入或非門(mén)電路 627.1.3 二輸入異或門(mén)電路 637.1.4 反向器門(mén)電路 647.1.5 三態(tài)門(mén)電路 657.1.6 單向總線緩沖器 667.1.7 雙向總線緩沖器 677.2 組合邏輯電路的FPGA設(shè)計(jì) 677.2.1 監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路 687.2.2 8線-3線編碼器 697.2.3 8線-3線優(yōu)先編碼器 707.2.4 二-十進(jìn)制編碼器 717.2.5 3線-8線譯碼器 737.2.6 二-十進(jìn)制譯碼器 747.2.7 BCD七段顯示譯碼器 757.2.8 代碼轉(zhuǎn)換電路 777.2.9 四選一數(shù)據(jù)選擇器 787.2.10 八選一數(shù)據(jù)選擇器 797.2.11 4位全加器 807.2.12 8位加法器 827.2.13 多位數(shù)值比較器 837.3 觸發(fā)器的FPGA設(shè)計(jì) 847.3.1 RS觸發(fā)器 847.3.2 主從JK觸發(fā)器 857.3.3 D觸發(fā)器 867.4 時(shí)序邏輯電路的FPGA設(shè)計(jì) 887.4.1 寄存器 887.4.2 雙向移位寄存器 887.4.3 串行輸入并行輸出移位寄存器 907.4.4 循環(huán)移位寄存器 907.4.5 4位同步二進(jìn)制計(jì)數(shù)器 917.4.6 單時(shí)鐘同步十六進(jìn)制加/減計(jì)數(shù)器 927.4.7 雙時(shí)鐘同步十六進(jìn)制加/減計(jì)數(shù)器 937.4.8 同步十進(jìn)制加法計(jì)數(shù)器 967.4.9 單時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器 977.4.10 異步二進(jìn)制加法計(jì)數(shù)器 987.4.11 同步100進(jìn)制計(jì)數(shù)器 1007.4.12 同步29進(jìn)制計(jì)數(shù)器 1017.4.13 順序脈沖發(fā)生器 1037.4.14 序列信號(hào)發(fā)生器 1047.4.15 用狀態(tài)機(jī)方法設(shè)計(jì)十三進(jìn)制計(jì)數(shù)器 1057.4.16 串行數(shù)據(jù)檢測(cè)器 1067.4.17 能自啟動(dòng)的七進(jìn)制計(jì)數(shù)器 1087.4.18 能自啟動(dòng)的3位環(huán)形計(jì)數(shù)器 1097.4.19 用狀態(tài)機(jī)方法設(shè)計(jì)十進(jìn)制減法計(jì)數(shù)器 110第8章 FPGA應(yīng)用系統(tǒng)設(shè)計(jì)實(shí)例 1128.1 實(shí)例一：FPGA控制的數(shù)碼顯示電路 1128.1.1 設(shè)計(jì)要求 1128.1.2 設(shè)計(jì)分析 1128.1.3 顯示原理 1128.1.4 驅(qū)動(dòng)8位數(shù)碼管顯示電路框圖 1138.1.5 模塊及模塊功能 1148.2 實(shí)例二：鍵盤(pán)控制電路 1188.2.1 設(shè)計(jì)要求 1188.2.2 設(shè)計(jì)分析 1188.3 實(shí)例三：FPGA控制的點(diǎn)陣發(fā)光器件顯示漢字 1258.3.1 設(shè)計(jì)要求 1258.3.2 設(shè)計(jì)分析 1258.3.3 器件及硬件電路 1258.3.4 設(shè)計(jì)軟件的思路及源程序 1298.4 實(shí)例四：FPGA控制的數(shù)模(D/A)轉(zhuǎn)換電路 1428.4.1 設(shè)計(jì)要求 1428.4.2 設(shè)計(jì)分析 1428.4.3 DAC0832轉(zhuǎn)換器 1428.4.4 數(shù)模(D/A)轉(zhuǎn)換電路 1438.4.5 FPGA控制的數(shù)模(D/A)轉(zhuǎn)換電路 1448.5 實(shí)例五：FPGA控制的模數(shù)(A/D)轉(zhuǎn)換0809的應(yīng)用 1468.5.1 設(shè)計(jì)要求 1468.5.2 設(shè)計(jì)分析 1468.5.3 ADC0809轉(zhuǎn)換器及其轉(zhuǎn)換電路 1478.5.4 FPGA控制的模數(shù)(A/D)轉(zhuǎn)換電路 1508.5.5 用數(shù)碼管顯示模數(shù)(A/D)轉(zhuǎn)換器的輸入電壓 1548.5.6 ADC0809轉(zhuǎn)換模擬輸入負(fù)電壓電路 1598.6 實(shí)例六：數(shù)控式可逆步進(jìn)調(diào)壓直流穩(wěn)壓電源 1618.6.1 設(shè)計(jì)要求 1618.6.2 原理及硬件電路 1618.6.3 軟件設(shè)計(jì)思想及源程序 1638.7 實(shí)例七：數(shù)控式直流電流源 1668.7.1 設(shè)計(jì)指標(biāo)及框圖 1668.7.2 硬件電路圖 1668.7.3 軟件設(shè)計(jì)思想及源程序 1688.8 實(shí)例八：低頻數(shù)字式相位測(cè)量?jī)x 1718.8.1 設(shè)計(jì)指標(biāo)及框圖 1718.8.2 移相網(wǎng)絡(luò) 1728.8.3 相位測(cè)量 1738.9 實(shí)例九：多路數(shù)據(jù)采集系統(tǒng) 1858.9.1 設(shè)計(jì)內(nèi)容 1858.9.2 現(xiàn)場(chǎng)模擬信號(hào)產(chǎn)生器 1868.9.3 八路數(shù)據(jù)采集器 1888.9.4 主控器 1928.10 實(shí)例十：測(cè)量放大器 2078.10.1 測(cè)量放大器系統(tǒng) 2078.10.2 橋式電路 2078.10.3 信號(hào)變換放大器 2088.10.4 直流電壓放大器 2098.10.5 程控的直流電壓放大器 2118.11 實(shí)例十一：低頻功率放大器 2228.11.1 設(shè)計(jì)任務(wù) 2228.11.2 功率放大器 2238.11.3 前置放大器 2248.11.4 系統(tǒng)測(cè)試 2248.11.5 自制穩(wěn)壓電源 2258.11.6 集成功率放大器 2268.12 實(shí)例十二：開(kāi)關(guān)型穩(wěn)壓電源 2328.12.1 脈沖寬度調(diào)制電路MIC2194 2328.12.2 MC34060控制的串聯(lián)型開(kāi)關(guān)穩(wěn)壓電源 2338.13 實(shí)例十三：程控濾波器 2358.13.1 設(shè)計(jì)要求 2358.13.2 設(shè)計(jì)框圖 2358.13.3 程控放大器 2368.13.4 程控低通濾波器 2408.13.5 程控高通濾波器 2438.13.6 程控濾波器的FPGA控制核心 2458.14 實(shí)例十四：信號(hào)發(fā)生器 2708.14.1 設(shè)計(jì)要求 2708.14.2 功能及其內(nèi)部接線 2708.14.3 信號(hào)發(fā)生器的FPGA內(nèi)部結(jié)構(gòu) 2728.14.4 調(diào)用MAX+plusⅡ10.2中的除法元件方法 2968.15 實(shí)例十五：交流電壓參數(shù)的測(cè)量 2988.15.1 設(shè)計(jì)要求 2988.15.2 給定的器件 2988.15.3 硬件電路 3018.15.4 軟件電路 3028.16 實(shí)例十六：寬帶放大器 3188.16.1 設(shè)計(jì)要求 3188.16.2 硬件電路 3198.16.3 軟件電路 3228.17 實(shí)例十七：高效率音頻功率放大器 3408.17.1 設(shè)計(jì)要求 3408.17.2 D類放大器的工作原理 3418.17.3 硬件電路 3418.17.4 軟件電路 3458.18 實(shí)例十八：數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng) 3568.18.1 設(shè)計(jì)要求 3568.18.2 硬件電路 3578.18.3 軟件電路 3608.19 實(shí)例十九：數(shù)字式工頻有效值多用表 3658.19.1 設(shè)計(jì)要求 3658.19.2 硬件電路 3668.19.3 軟件電路 3668.20 實(shí)例二十：簡(jiǎn)易電阻、電容和電感測(cè)量?jī)x 3858.20.1 設(shè)計(jì)要求 3858.20.2 硬件電路 3868.20.3 軟件電路 388參考文獻(xiàn) 401
展開(kāi)全部
FPGA開(kāi)發(fā)與應(yīng)用 節(jié)選
《FPGA開(kāi)發(fā)與應(yīng)用》第1章～第5章介紹了FPGA及其硬件描述語(yǔ)言VHDL的特點(diǎn)，VHDL語(yǔ)言中常用的數(shù)據(jù)、運(yùn)算符、順序描述語(yǔ)句和并行描述語(yǔ)句、時(shí)鐘信號(hào)描述、狀態(tài)機(jī)等基本概念和應(yīng)用。第6章介紹了MAX+plus II軟件應(yīng)用方法。第7章與清華大學(xué)閻石主編的《數(shù)字電子技術(shù)基礎(chǔ)》(第4版)同步，為FPGA數(shù)字電路設(shè)計(jì)實(shí)例，針對(duì)門(mén)電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路及存儲(chǔ)器等各種功能芯片以及一些例題，講解了基于VHDL及FPGA的實(shí)現(xiàn)方法。第8章介紹了FPGA應(yīng)用系統(tǒng)設(shè)計(jì)實(shí)例，設(shè)計(jì)實(shí)例由淺入深，并配有相關(guān)的圖及注釋。這些設(shè)計(jì)實(shí)例可以作為電子設(shè)計(jì)競(jìng)賽的賽前訓(xùn)練題目，也可以作為電子電路課程設(shè)計(jì)的參考題目。《FPGA開(kāi)發(fā)與應(yīng)用》可作為大專院校電類學(xué)生學(xué)習(xí)VHDL及FPGA的實(shí)訓(xùn)教科書(shū)，也可供有關(guān)工程技術(shù)人員參考使用。
FPGA開(kāi)發(fā)與應(yīng)用 相關(guān)資料
插圖：FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門(mén)陣列)是在PAL(Programmable Array Logic，可編程陣列邏輯)、GAL(Generic Array Logic，通用陣列邏輯)、CPLD(Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它具有高集成度，是幾萬(wàn)到幾百萬(wàn)邏輯門(mén)、觸發(fā)器的集成，便于實(shí)現(xiàn)高速的大規(guī)模數(shù)字電路系統(tǒng)。FPGA采用CMOS工藝，實(shí)現(xiàn)了低功耗要求。另外，F(xiàn)PGA掉電后不能保存數(shù)據(jù)，因而需要配置EPROM芯片，只要將程序存放在EPROM中，上電后程序會(huì)自動(dòng)加載到FPGA上，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無(wú)須專用的FPGA編程器，只需用通用的EPROM編程器即可。當(dāng)需要修改FPGA的功能時(shí)，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。用戶可對(duì)FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實(shí)現(xiàn)用戶的邏輯，因而FPGA也被用于模擬CPU。用戶可以將FPGA的編程數(shù)據(jù)放在EPROM芯片中，也可以在線對(duì)FPGA進(jìn)行編程，實(shí)現(xiàn)系統(tǒng)在線重構(gòu)。根據(jù)這一特性，用戶可以利用FPGA構(gòu)建一個(gè)根據(jù)工程任務(wù)不同而實(shí)時(shí)定制的CPU，這是當(dāng)今研究的熱門(mén)領(lǐng)域。1.2 VHDL程序的特點(diǎn)FPGA的硬件描述語(yǔ)言VHDL(Very High Speed Integrated Circuit Hardware Description Language，超高速集成電路硬件描述語(yǔ)言)符合美國(guó)電氣和電子工程師協(xié)會(huì)標(biāo)準(zhǔn)(IEEE標(biāo)準(zhǔn)1076)，它使用戶能夠利用一種和數(shù)字電路基本知識(shí)結(jié)合較密切的語(yǔ)言來(lái)描述數(shù)字電路和設(shè)計(jì)數(shù)字電路系統(tǒng)。用戶可以利用VHDL進(jìn)行分塊單元電路設(shè)計(jì)和整個(gè)系統(tǒng)設(shè)計(jì)，并結(jié)合一些先進(jìn)的EDA工具軟件(例如MAX+plus II)，通過(guò)計(jì)算機(jī)將VHDL程序下載到硬件芯片上，以實(shí)現(xiàn)電路功能，如圖1.1所示。在當(dāng)今高速發(fā)展的信息時(shí)代，這種設(shè)計(jì)方法可以極大地縮短產(chǎn)品的設(shè)計(jì)周期，加快產(chǎn)品進(jìn)入市場(chǎng)的步伐，從而更好地把握商機(jī)。為適應(yīng)實(shí)際數(shù)字電路的工作方式，VHDL以并行和順序等多種語(yǔ)句方式來(lái)描述在同一時(shí)刻所有可能發(fā)生的事件。因此VHDL程序的執(zhí)行方式與其他語(yǔ)言不同，它不是按順序執(zhí)行每一條語(yǔ)句，而是并行執(zhí)行與順序執(zhí)行共存。這要求數(shù)字電路設(shè)計(jì)人員擺脫一維的思維模式，以多維并發(fā)的思路來(lái)完成VHDL的程序設(shè)計(jì)。VHDL程序的特點(diǎn)如圖1.2所示，它通常由一組并行語(yǔ)句構(gòu)成，有些并行語(yǔ)句里又包含了順序語(yǔ)句。
書(shū)友推薦
- >
巴金－再思錄
- >
我與地壇
- >
唐代進(jìn)士錄
- >
月亮虎
- >
新文學(xué)天穹兩巨星--魯迅與胡適/紅燭學(xué)術(shù)叢書(shū)(紅燭學(xué)術(shù)叢書(shū))
- >
【精裝繪本】畫(huà)給孩子的中國(guó)神話
- >
人文閱讀與收藏·良友文學(xué)叢書(shū):一天的工作
- >
經(jīng)典常談
本類暢銷(xiāo)
