低功耗驗證方法學 版權信息
- ISBN:9787512408494
- 條形碼:9787512408494 ; 978-7-5124-0849-4
- 裝幀:一般膠版紙
- 冊數:暫無
- 重量:暫無
- 所屬分類:>>
低功耗驗證方法學 本書特色
低功耗驗證是低功耗設計中*為關鍵的挑戰,迦奇拉編著的《低功耗驗證方法學》幫助我們創建了一個可重復使用的低功耗設計的驗證環境,極大地握升了業界專家們所積累的*優秀的實踐經驗。本書可以幫助我們找到低功耗設計中的隱患,并且在設計周期的早期耪發現這些問題,而不必等到投片以后,因此大大節省了硅片掩膜的成本和工程調試的時間。
低功耗驗證方法學 內容簡介
迦奇拉編著的《低功耗驗證方法學》分析歸納了多電壓低功耗設計仿真驗證技術中幾乎所有的關鍵問題,并提出了十分重要的設計驗證原則和規范。內容包括:多電壓電源管理基礎、電源管理隱患、狀態保持、多電壓測試平臺的架構、多電壓驗證、動態驗證、規則及指導原則等。《低功耗驗證方法學》是任何正在設計或準備設計低功耗應用系統級芯片的必讀著作。
低功耗驗證方法學 目錄
第1章 緒論
1.1簡介1
1.2推動電源管理的要素2
1.2.1更深入地考察電源的影響2
1.2.2市場對降低功耗的壓力4
1.2.3技術的進步和功耗的減小5
1.2.4節電的規范問題 6
1.3電壓控制方案的出現 8
1.3.1CMOS和電壓9
1.3.2實踐中的多電壓設計9
1.3.3多電壓控制系統的形象12
1.4組件的驗證14
1.4.1歷史的回顧和展望 14
1.4.2能感知電壓的布爾分析15
1.5方法學的采用和實現17
1.5.1方法學的差異17
1.5.2采納的方法學20
1.5.3規則和指導原則21
1.6本書的結構21
第2章 多電壓電源管理基礎
2.1設計元素23
2.1.1軌線/電源線網23
2.1.2電壓調節器23
2.1.3主軌線24
2.1.4輔助軌線24
2.1.5 VDD 和VSS25
2.1.6頭單元和腳單元25
2.1.7虛擬的VDD/VSS(源電壓/地電壓)26
2.1.8保持單元26
2.1.9基極27
2.1.10島28
2.1.11阱29
2.1.12域29
2.1.13總有電源供電的區29
2.1.14立體交叉 30
2.1.15時變 30
2.1.16多電壓狀態或電源狀態30
2.1.17保護電路30
2.1.18隔離31
2.1.19輸入隔離(停車場)31
2.1.20電平的換擋調節 32
2.1.21電源狀態表32
2.1.22狀態的轉移33
2.1.23狀態序列33
2.1.24PMU (電源管理單元)33
2.2多電壓低功耗設計風格34
2.2.1關機34
2.2.2待機 34
2.2.3休眠/電源門控 36
2.2.4保持36
2.2.5動態電壓調節36
2.2.6離散/連續的動態電壓調節37
2.2.7離散與連續電壓調節的比較37
2.3結論37
第3章 電源管理隱患
3.1前言39
3.2結構性錯誤40
3.2.1隔離及其相關的錯誤41
3.2.2電平換擋及其相關錯誤45
3.2.3其他結構性錯誤47
3.3控制/序列錯誤47
3.3.1隔離控制錯誤48
3.3.2邏輯混亂53
3.4體系架構性錯誤55
3.4.1電源門控錯誤56
3.4.2待機狀態下的存儲器數據遭到破壞57
3.4.3外部元件和軟件的建模 58
3.5結論59
第4章 狀態保持
4.1前言60
4.2狀態保持的幾個途徑61
4.2.1硬件的方法61
4.2.2軟件方法63
4.3狀態保持寄存器64
4.3.1選擇性保持66
4.3.2部分狀態保持69
4.4保持和驗證的體系架構問題71
4.4.1復位和初始化71
4.4.2驗證狀態空間的爆炸71
4.4.3保持與時鐘門控的相互作用72
4.4.4推薦72
4.5結論72
第5章 多電壓測試平臺的架構
5.1前言75
5.2測試平臺結構75
5.3組成測試平臺的部件76
5.3.1軟件代碼段加載器76
5.3.2CPU78
5.3.3仿真模型78
5.4編碼的指導原則80
5.4.1X值的檢測80
5.4.2X值的傳播81
5.4.3硬線連接的常數81
5.4.4端口列表中的表達式和邊界文件82
5.4.5觸發器的**級83
5.4.6監視器/斷言84
5.4.7初始化 84
5.4.8狀態保持 85
5.4.9同步器 85
5.4.10單元命名保護86
5.4.11關機代碼的激活86
5.5低功耗元件庫的建模86
5.5.1電源管理單元 87
5.5.2標準邏輯單元88
5.5.3用戶自定義宏組件 88
5.6結論89
第6章 多電壓驗證
6.1前言91
6.2靜態驗證92
6.2.1RTL靜態驗證93
6.2.2門級靜態驗證94
6.3動態驗證97
6.4層次化的電源管理100
第7章 動態驗證
7.1引言102
7.2驗證計劃103
7.2.1響應檢查104
7.2.2外部控制驗證106
7.2.3電源狀態106
7.2.4狀態保持107
7.2.5動態頻率調整107
7.3 AllOn(全接通)驗證108
7.4模型109
7.5定向測試110
7.5.1上電復位測試111
7.5.2硬件復位測試112
7.6電源管理軟件113
7.7結論116
第8章 規則及指導原則
8.1規則和指導原則的總結118
第2章規則及指導原則118
第3章電源管理118
第4章狀態保持120
第5章多電壓測試平臺的體系結構和準備120
第6章多電壓驗證121
第7章動態驗證123
附錄A VMMLP基礎類和應用程序包
A.1RALF框架
總結126
A.1.1寄存器 127
A.1.2存儲器127
A.1.3塊127
A.1.4系統128
A.2VMMLP 類庫規范128
A.2.1VMM_ENV128
A.2.2vmm_lp_design131
A.2.3vmm_lp_transition141
A.3RAL143
附錄B 靜態檢查
B.1隔離檢查151
B.2電平換擋器(LS)152
B.3已使能的電平換擋器(ELS)152
B.4島序檢查154
B.5保持單元154
B.6電源開關155
B.7總是有供電的單元156
附錄C 作者簡介
C.1作者157
C.2感謝158
索引161
參考文獻178
展開全部
低功耗驗證方法學 作者簡介
作者:(美國)迦奇拉(Srikanth Jadcherla) (美國)Janick Bergeron (日本)Yoshio Inoue (美國)David Flynn 譯者:劉雷波 夏宇聞 劉雷波博士、清華大學副教授、博士生導師。長期致力于超大規模集成電路設計、可重構計算軟硬件架構、移動計算等的研究工作。現任清華大學微電子所所長助理、清華大學移動計算中心副主任,A-SSCC(噩洲固態電路會議)技術委員會成員、IEEE TVLS1/TOAS等一流期刊審稿人。